
你的位置:首頁 > 測(cè)試測(cè)量 > 正文
Synopsys設(shè)計(jì)平臺(tái)獲得TSMC工藝認(rèn)證,支持高性能7nm+工藝技術(shù)
發(fā)布時(shí)間:2018-05-11 責(zé)任編輯:lina
【導(dǎo)讀】Synopsys近日宣布,Synopsys 設(shè)計(jì)平臺(tái)獲得TSMC最新工藝認(rèn)證,符合TSMC最新版設(shè)計(jì)規(guī)則手冊(cè)(DRM)規(guī)定的7-nm FinFET Plus先進(jìn)工藝技術(shù)的相關(guān)規(guī)范。目前,基于Synopsys 設(shè)計(jì)平臺(tái)完成的數(shù)款測(cè)試芯片已成功流片,多位客戶也正在基于該平臺(tái)進(jìn)行產(chǎn)品設(shè)計(jì)研發(fā)。Synopsys設(shè)計(jì)平臺(tái)在獲得TSMC的此項(xiàng)認(rèn)證后,將可以更加廣泛地用于基于此工藝技術(shù)的芯片設(shè)計(jì),包括高性能、高密度計(jì)算和低功耗移動(dòng)應(yīng)用。

該認(rèn)證意味著TSMC極紫外光刻(EUV)工藝取得顯著進(jìn)步。與非EUV工藝節(jié)點(diǎn)相比,前者的晶片面積顯著減少,但仍保持卓越的性能。
以Design Compiler® Graphical綜合工具和IC Compiler™II布局布線工具為核心Synopsys設(shè)計(jì)平臺(tái)性能顯著增強(qiáng),可充分利用TSMC的7-nm FinFET Plus工藝實(shí)現(xiàn)高性能設(shè)計(jì)。Design Compiler Graphical可以通過自動(dòng)插入過孔支柱(via-pillar)結(jié)構(gòu),提高性能以及防止信號(hào)電遷移(EM)違規(guī),并且可將信息傳遞給IC Compiler II進(jìn)行進(jìn)一步優(yōu)化。它還會(huì)在邏輯綜合時(shí)自動(dòng)應(yīng)用非默認(rèn)規(guī)則(NDR),并感知繞線層以優(yōu)化設(shè)計(jì)、提高性能。這些優(yōu)化(包括IC Compiler II總線布線),將會(huì)在整個(gè)布局布線流程中繼續(xù)進(jìn)行,以滿足高速網(wǎng)絡(luò)嚴(yán)格的延遲匹配要求。
PrimeTime®時(shí)序分析工具全面支持先進(jìn)的波形傳播(AWP)技術(shù)和參數(shù)化片上偏差(POCV)技術(shù),并已經(jīng)進(jìn)行充分優(yōu)化,可解決更高性能和更低電壓場(chǎng)景中波形失真和非高斯分布偏差造成的影響。此外,PrimeTime感知物理信息的Sign-off擴(kuò)展了對(duì)過孔支柱的支持。
Synopsys強(qiáng)化了設(shè)計(jì)平臺(tái)功能,可以執(zhí)行物理實(shí)現(xiàn)、寄生參數(shù)提取、物理驗(yàn)證和時(shí)序分析,以支持TSMC的WoW技術(shù)。其中基于IC Compiler II的物理實(shí)現(xiàn)流程,全面支持晶圓堆疊設(shè)計(jì),包括最初的裸晶布局規(guī)劃準(zhǔn)備到凸塊(bumps)布局分配,以及執(zhí)行芯片布線。物理驗(yàn)證由Synopsys 的IC Validator工具執(zhí)行DRC/LVS檢查,由StarRC™工具執(zhí)行寄生參數(shù)提取。
TSMC設(shè)計(jì)基礎(chǔ)架構(gòu)營(yíng)銷事業(yè)部資深處長(zhǎng)Suk Lee表示:“與Synopsys的持續(xù)合作以及TSMC 7-nm FinFET Plus工藝技術(shù)的早期客戶合作,使我們可以提供差異化的平臺(tái)解決方案,幫助我們的共同客戶更快地將開創(chuàng)性新產(chǎn)品推向市場(chǎng)。Synopsys設(shè)計(jì)平臺(tái)成功通過認(rèn)證,讓我們共同客戶的設(shè)計(jì)方案首次實(shí)現(xiàn)了基于EUV工藝技術(shù)的批量生產(chǎn)。”
Synopsys設(shè)計(jì)事業(yè)群營(yíng)銷和業(yè)務(wù)開發(fā)副總裁 Michael Jackson說:“我們與TSMC就7-nm FinFET Plus量產(chǎn)工藝進(jìn)行合作,使客戶公司可以放心地開始運(yùn)用高度差異化的Synopsys 設(shè)計(jì)平臺(tái),設(shè)計(jì)日益龐大的SoC和多裸晶堆疊芯片。TSMC 7-nm FinFET Plus工藝認(rèn)證,讓我們的客戶可以享受到先進(jìn)的EUV工藝所帶來的功率和性能上的顯著提升,以及面積更大程度的節(jié)省,同時(shí)加快了其差異化產(chǎn)品的上市時(shí)間。”
特別推薦
- 伺服驅(qū)動(dòng)器賦能工業(yè)自動(dòng)化:多場(chǎng)景應(yīng)用方案深度解析
- 10年壽命+零下40℃耐寒:廢物管理物聯(lián)網(wǎng)設(shè)備的電池選型密碼
- 從混動(dòng)支線機(jī)到氫能飛行器:Vicor模塊化電源的航空減碳路線圖
- 意法半導(dǎo)體披露公司全球計(jì)劃細(xì)節(jié),重塑制造布局和調(diào)整全球成本基數(shù)
- 動(dòng)態(tài)存儲(chǔ)重構(gòu)技術(shù)落地!意法半導(dǎo)體全球首發(fā)可編程車規(guī)MCU破解域控制器算力僵局
- 深度解析電壓基準(zhǔn)補(bǔ)償在熱電偶冷端溫度補(bǔ)償中的應(yīng)用
- 如何為特定應(yīng)用選擇位置傳感器?技術(shù)選型方法有哪些?
技術(shù)文章更多>>
- 激光器溫度精準(zhǔn)控制,光纖通信系統(tǒng)的量子級(jí)精度躍遷
- 高精度電路噪聲飆升?解密運(yùn)放輸入電容降噪的「三重暴擊」與反殺策略
- 精度/成本/抗干擾怎么平衡?6步攻克角度傳感器選型難題
- 全國(guó)集成電路標(biāo)準(zhǔn)化技術(shù)委員會(huì)首次“標(biāo)準(zhǔn)周”活動(dòng)在滬舉辦
- 高電壓動(dòng)態(tài)響應(yīng)測(cè)試:快速負(fù)載切換下的擺率特性研究
技術(shù)白皮書下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
SSD
ST
ST-ERICSSON
Sunlord
SynQor
s端子線
Taiyo Yuden
TDK-EPC
TD-SCDMA功放
TD-SCDMA基帶
TE
Tektronix
Thunderbolt
TI
TOREX
TTI
TVS
UPS電源
USB3.0
USB 3.0主控芯片
USB傳輸速度
usb存儲(chǔ)器
USB連接器
VGA連接器
Vishay
WCDMA功放
WCDMA基帶
Wi-Fi
Wi-Fi芯片
window8